v\:* {behavior:url(#default#VML);} o\:* {behavior:url(#default#VML);} w\:* {behavior:url(#default#VML);} .shape {behavior:url(#default#VML);} Normal 0 false false false MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Обычная таблица"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin:0cm; mso-para-margin-bottom:.0001pt; mso-pagination:widow-orphan; font-size:10.0pt; font-family:"Times New Roman"; mso-ansi-language:#0400; mso-fareast-language:#0400; mso-bidi-language:#0400;}

                 Введение

              Оперативная память является одним из важнейших элементов компьютера. Именно из нее процессор берет программы и исходные данные для обработки, в нее он записывает полученные результаты. Название  «оперативная» эта память получила потому, что она работает очень быстро, так что процессору практически не приходится ждать при чтении данных из памяти или записи в память. Оперативная память  - это энергозависимая среда, в которую загружаются и в которой находятся прикладные программы и данные в момент, пока с ними работают. Когда работа закончена, информация удаляется из оперативной памяти. Если необходимо обновление соответствующих дисковых данных, они перезаписываются. Это может происходить автоматически, но часто требует команды от пользователя.

             При выключении компьютера вся информация из оперативной памяти теряется.Часто для оперативной памяти используют обозначение RAM (Random Access Memory), то есть память с произвольным доступом. Это означает, что обращение к данным, хранящимся в оперативной памяти, не зависит от порядка их расположения в памяти. Когда говорят о памяти компьютера, обычно подразумевают оперативную память, прежде всего микросхемы памяти или модули, в которых хранятся активные программы и данные, используемые процессором.Полупроводниковая оперативная память в настоящее время делится на статическое ОЗУ (SRAM) и динамическое ОЗУ (DRAM).

                     Быстродействие и производительность памяти

Быстродействие памяти определяется временем выполнения операций записи и считывания данных. Основными параметрами любых элементов памяти являет­ся минимальное время доступа и длительность цикла обращения. Время досту­па (access time) определяется как задержка появления действительных данных на выходе памяти относительно начала цикла чтения. Длительность цикла опре­деляется как минимальный период следующих друг за другом обращений к па­мяти, причем циклы чтения и записи могут требовать различных затрат време­ни. В цикл обращения кроме активной фазы самого доступа входит и фаза вос­становления (возврата памяти к исходному состоянию.Производительность памяти можно характеризовать как скорость потока за­писываемых или считываемых данных и измерять в мегабайтах в секунду. Про­изводительность подсистемы памяти наравне с производительностью процессо­ра существенным образом определяет производительность компьютера. Выпол­няя определенный фрагмент программы, процессору придется, во-первых, загру­зить из памяти соответствующий программный код, а во-вторых, произвести тре­буемые обмены данными, и чем меньше времени потребуется подсистеме памя­ти на обеспечение этих операций, тем лучше.

    Производительность памяти, как основной, так и кэша второго уровня, обычно характеризуют длительностью пакетных циклов чтения (Memory Burst Read Cycle). Пакетный режим обращения является основным для процессоров, использующих кэш (486 и выше); циклы чтения выполняются гораздо чаще, чем циклы записи (хотя бы потому, что процессору приходится все время считывать инструкции из памяти). Эта длительность выражается в числе тактов системной шины, требуемых для передачи очередной порции данных в пакете. Обозначение вида 5-3-3-3 для диаграммы пакетного цикла чтения соответствует пяти тактам на считывание первого элемента в цикле и трем тактам на считывание каждого из трех последующих элементов. Первое число характеризует латентность (latency) памяти — время ожидания данных, последующие — скорость передачи. При этом, конечно же, оговаривается и частота системной шины. По нынешним меркам хо­рошим результатом является цикл 5-1-1-1 для частоты шины 100 или 133 МГц. Однако для процессоров Pentium 4, у которых за каждый такт синхронизации си­стемной шины передается по четыре 64-битных слова данных, возможно, будет иной способ выражения производительности памяти.

   Производительность подсистемы памяти зависит от типа и быстродействия применяемых запоминающих элементов, разрядности шины памяти и некото­рых «хитростей» архитектуры.Разрядность шины памяти — это количество байт (или бит), с которыми опе­рация чтения или записи может быть выполнена одновременно. Разрядность ос­новной памяти обычно согласуется с разрядностью внешней шины процессора (1 байт - для 8088; 2 байта - для 8086, 80286, 3865Х; 4 байта - для 386DХ, 486; 8 байт — для Pentium и выше. Банком памяти называют комплект микросхем или модулей (а также их по­садочных мест — «кроваток» для микросхем, слотов для SIММ или DIMM), обес­печивающий требуемую для данной системы разрядность хранимых данных. Ра­ботоспособным может быть только полностью заполненный банк. Внутри одно­го банка практически всегда должны применяться одинаковые (по типу и объе­му) элементы памяти.

 Рис.1. Классификация памяти.

              Динамическая оперативная память ( Dynamic RAM – DRAM) используется в большинстве систем оперативной памяти персональных компьютеров. Основное преимущество этого типа памяти состоит в том, что ее ячейки упакованы очень плотно, т.е. в небольшую микросхему можно упаковать много битов, а значит, на их основе можно построить память большей емкости.Ячейки памяти в микросхеме DRAM – это крошечные конденсаторы, которые удерживают заряды. В устройствах DRAM для хранения одного бита используется только транзистор и  конденсатор, поэтому они более вместительны, чем микросхемы других типов памяти. Транзистор для каждого однозарядного регистра DRAM использует для чтения состояния смежного конденсатора. Если конденсатор заряжен, в ячейке записана 1; если заряда нет – записан 0. Заряды в крошечных конденсаторах все время стекают, вот почему память должна постоянно регенерироваться. Даже мгновенное прерывание подачи питания или какой-нибудь сбой в циклах регенерации приведет к потере заряда в ячейке DRAM, а следовательно, к потере данных.

               Каждая ячейка способна хранить только один бит. Если конденсатор ячейки заряжен, то это означает, что бит включен, если разряжен – выключен. Если необходимо запомнить один байт данных, то понадобится 8 ячеек (1 байт = 8 битам). Ячейки расположены в матрицах и каждая из них имеет свой адрес, состоящий из номера строки и номера столбца. Теперь рассмотрим, как происходит чтение. Сначала на все входы подается сигнал RAS (Row Address Strobe) – это адрес строки. После этого, все данные из этой строки записываются в буфер. Затем на регистр подается сигнал CAS (Column Address Strobe) – это сигнал столбца и происходит выбор бита с соответствующим адресом. Этот бит и подается на выход. Но во время считывания данные в ячейках считанной строки разрушаются и их необходимо перезаписать, взяв из буфера.Теперь запись. Подается сигнал WR (Write) и информация поступает на шину столбца не из регистра, а с информационного входа памяти через коммутатор, определенный адресом столбца. Таким образом, прохождение данных при записи определяется комбинацией сигналов адреса столбца и строки и разрешения записи данных в память. При записи данные из регистра строки на выход не поступают.Следует учесть то, что матрицы с ячейками расположены вот таким вот образом:Это означает, что за один раз будет считан не один бит, а несколько. Если параллельно расположено 8 матриц, то сразу считан будет один байт. Это называется разрядностью. Количество линий, по которым будут передаваться данные от (или на) параллельных матриц, определяется разрядностью шины ввода/вывода микросхемы. Тип динамической памяти с произвольным доступом, которая обеспечивает более высокую производительность, чем обычное динамическое ОЗУ.Двоичные разряды хранятся в ячейках памяти, организованных в виде матрицы, состоящей из строк и столбцов. Подобно всем остальным видам динамического ОЗУ, у ИС памяти данного типа имеется лишь половина всех выводов, необходимых для указания адреса чтения или записи данных. При этом цикл памяти начинается с указания в первую очередь адреса строки, для чего требуется половина разрядов адреса, а затем и адреса столбца данных, который составляет другую половину адреса. Затем выполняется чтение или запись данных.

             Режим ускоренного страничного обмена позволяет адресовать следующий столбец, который соответствует следующему по порядку адресу памяти, без повторного указания строки. Это дает возможность сократить время доступа к нескольким следующим по порядку ячейкам памяти при условии, что при этом еще не достигнут конец строки, увеличивая тем самым производительность. Время цикла памяти FPM DRAM составляет 50нс, что позволяет поддерживать доступ к памяти с частотой 30 миллионов раз в секунду или 30 МГц. Этого вполне достаточно для шины памяти с тактовой частотой 60 или 66 МГц, типичной для процессора Pentium. Следовательно, для доступа к памяти требуется не один цикл памяти, причем это делается в пакетном режиме, поэтому адреса памяти отнюдь не обязательно указывать при каждом доступе. Это возможно потому, что доступ к памяти обычно осуществляется в виде обращения к расположенным по порядку ячейкам памяти, а если это не так, то дополнительный доступ к памяти не используется либо данные игнорируются. Доступ к памяти в пакетном режиме обычно обозначается формулой 6-3-3-3, которая означает, что для первого обращения к памяти требуется 6 тактовых циклов, поскольку при этом необходимо полностью указать адрес, а для каждого из трех последующих обращений требуется лишь 3 тактовых цикла. Как правило, тактовые циклы выполняются с быстродействием шины памяти процессора. Зачастую это соответствует тактовой частоте 60 или 66 МГц при внутренней тактовой частоте процессора соответственно 120 или 133 МГц.

 Рис2. Модульпамяти DDR-2

                 Начиная с 1995 года, в компьютерах на основе Pentium используется новый тип оперативной памяти – EDO ( Extended Data Out). Это усовершенствованный тип памяти FPM; его иногда называют Hyper Page Mode. Память типа EDO была разработана и запатентована фирмой  Micron Tehnology. Память EDO собирается из специально изготовленных микросхем, которые учитывают перекрытие синхронизации между очередными операциями доступа.  Не смотря на небольшие конструктивные различия, и FPM, и EDO RAM делаются по одной и той же технологии, поэтому скорость работы должна быть одна и та же. Действительно, и FPM, и EDO RAM имеют одинаковое время считывания первой ячейки — 60 —70 нс. Однако в EDO RAM применен метод считывания последовательных ячеек. При обращении к EDO RAM активизируется не только первая, но и последующие ячейки в цепочке. Поэтому, имея то же время при обращении к одной ячейке, EDO RAM обращается к следующим ячейкам в цепочке значительно быстрее. Поскольку обращение к последовательно следующим друг за другом областям памяти происходит чаще, чем к ее различным участкам (если отсутствует фрагментация памяти), то выигрыш в суммарной скорости обращения к памяти значителен. Выпустив чипсет 440BX с официальной поддержкой тактовой частоты системной шины до 100 МГц, Intel сделала оговорку, что модули памяти SDRAM неустойчиво работают на такой скорости.

           После заявления Intel представила новую спецификацию, описывающую все тонкости,  SDRAM PC100. Данной спецификации отвечают только 8-нс чипы, а 10-нс чипы, по мнению Intel, неспособны устойчиво работать на частоте 100 МГц. Введение стандарта PC100 в некоторой степени можно считать рекламной уловкой, но все известные производители памяти и системных плат поддержали эту спецификацию, а с появлением следующего поколения памяти переходят на его производство. Спецификация PC100 является очень критичной, одно описание с дополнениями занимает больше 70 страниц. Для комфортной работы с приложениями, требующими высокого быстродействия, разработано следующее поколение синхронной динамической памяти - SDRAM PC133. Продвижением данного стандарта на рынок занимается уже не Intel, а их главный конкурент на рынке процессоров AMD. Intel же решила поддерживать память от Rambus, мотивируя это тем, что она лучше сочетается с шиной AGP 4x. 133-МГц чипы направлены на использование с новым семейством микропроцессоров, работающих на частоте системной шины 133 МГц, и полностью совместимы со всеми PC100 продуктами. Такими производителями, как VIA Technologies, Inc., Acer Laboratories Inc. (ALi), OPTi Inc., Silicon Integrated Systems (SiS) и Standard Microsystems Corporation (SMC), разработаны чипсеты, поддерживающие спецификацию PC133.

      Enhanced SDRAM (ESDRAM)

  Enhanced SDRAM (ESDRAM - улучшенная SDRAM) - более быстрая версия SDRAM, сделанная в соответствии со стандартом JEDEC компанией Enhanced Memory Systems. С точки зрения времени доступа производительность ESDRAM в два раза выше по сравнению со стандартной SDRAM. В большинстве приложений ESDRAM, благодаря более быстрому времени доступа к массиву SDRAM и наличию кэша, обеспечивает даже большую производительность, чем DDR SDRAM. Более высокая скорость работы ESDRAM достигается за счет дополнительных функций, которые используются в архитектуре этой памяти. ESDRAM имеет строку кэш-регистров (SRAM), в которых хранятся данные, к которым уже было обращение. Доступ к данным в строке кэша осуществляется быстрее, чем к ячейкам SDRAM, со скоростью 12 ns, т.к. не требуется обращаться к данным в строке через адрес в колонке. При этом скорость работы ячеек ESDRAM составляет 22 ns в отличие от стандартной скорости работы ячеек SDRAM, имеющей значения 50 - 60 ns. При этом стоит заметить, что память ESDRAM полностью совместима со стандартной памятью JEDEC SDRAM на уровне компонентов и модулей, по количеству контактов и функциональности. Однако чтобы использовать все преимущества этого типа памяти, необходимо использовать специальный контроллер (чипсет). Увеличение производительности при использовании ESDRAM достигается за счет применения двухбанковой архитектуры, которая состоит из массива SDRAM и SRAM строчных регистров (кэш). Строчные регистры вместе с быстрым массивом SDRAM обеспечивают более быстрый доступ для чтения и записи данных по сравнению со стандартной SDRAM. ESDRAM может работать в режиме "упреждающего обращения" к массиву SDRAM, в результате следующий цикл записи или чтения может начаться в момент, когда выполнение текущего цикла не завершено. Возможность использовать такой режим напрямую зависит от центрального процессора, управляющего работой конвейера адресации.

     DDR SDRAM (SDRAM II)

  DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) – динамическая синхронизированная память с произвольным порядком выборки и удвоенной передачей данных. Появился этот тип памяти где-то в 1998 году и был сразу взят на вооружение производителями видеокарт. Затем DDR широко распространилась и на материнские платы. На сегодняшний день, этот тип памяти, пожалуй, наиболее применяемый в персональных компьютерах. Ведь DDR сочетает в себе приемлемую скорость и при этом относительную дешевизну. Принцип работы DDR SDRAM очень схож с обычной SDRAM (отсюда и второе название DDR SDRAM – SDRAM 2). Память разбита на страницы, каждая страница разбита на банки. Работа памяти синхронизирована с тактовым генератором системной платы. Основное отличие заключается в том, что за один цикл происходит два обращения к данным: по фронту и срезу импульса тактового сигнала системной шины. Говоря простым языком, чтение/запись происходит два раза за один такт. Кроме того, частота работы повышается за счет применения интерфейсных логических схем с еще более пониженным уровнем питания. Если для SDRAM обычно используются схемотехнические решения на базе LVTTL (Low Volt Transistor-to-Transistor Logic) с напряжением питания 3,3 В, то в DDR SDRAM - на базе SSTL (Stub Series Terminated Logic) с напряжением 2,5 В (а в перспективе и SSTL-2 с напряжением 1,25 В).DDR SDRAM управляется инверсными тактовыми сигналами. Управляющие и адресные сигналы регистрируются по положительному фронту тактового сигнала, точнее при переходе сигнала с низкого уровня напряжения на более высокий, а вот данные передаются по обоим фронтам сигнала. Такая схема работы требует более четкой синхронизации. Для этого введен дополнительный стробовый сигнал DQS. Говоря просто, этот сигнал необходим для согласования передачи данных при чтении из памяти и контроллером при записи в память. До кучи, следует отметить, что при передаче данных по фронту и срезу сигнала синхронизации критичным будет лишь время задержки распространения сигнала. Вот и пришлось использовать этот строб-сигнал.При тактовой частоте системной шины 100 МГц скорость передачи данных будет равна 1600 Мбайт/сек, а при 133 МГц – 2100 Мбайт/сек. Отсюда следуют названия памяти DDR – РС1600 и РС2100. Максимальная же пропускная способность при результирующей частоте в 400 Мгц может достигать 3,2 Гбайт/сек.Следует упомянуть тот факт, что микросхемы SDRAM и DDR физически не совместимы: в первом случае микросхемы имеют 168 контактов, во втором – 184. Отсюда несколько разное расположение ключа. Кроме этого, не все чипсеты поддерживают тот или иной тип памяти.

  RDRAM (Rambus DRAM)

            Direct Rambus DRAM - это высокоскоростная динамическая память с произвольным доступом, разработанная Rambus, Inc. Она обеспечивает высокую пропускную способность по сравнению с большинством других DRAM. Direct Rambus DRAMs представляет интегрированную на системном уровне технологию.

    Память типа SRAM

             Существует тип памяти, совершенно отличный от других - статическая оперативная память (Static RAM – SRAM). Она названа так потому, что, в отличии от динамической оперативной памяти, для сохранения ее содержимого не требуется периодической регенерации. Но это не единственное ее преимущество. SRAM имеет более высокое быстродействие, чем динамическая оперативная память, и может работать на той же частоте, что и современные процессоры.Время доступа SRAM не более 2 нс, это означает, что такая память может работать синхронно с процессорами на частоте 500 МГц или выше. Однако для хранения каждого бита в конструкции SRAM используется кластер из 6 транзисторов.  Использование транзисторов, без каких либо конденсаторов означает, что нет необходимости в регенерации. Пока подается питание, SRAM будет помнить то, что сохранено.Несмотря на это, разработчики все-таки применяют память типа SRAM для повышения эффективности РС. Но во избежание значительного увеличения стоимости устанавливается только небольшой объем высокоскоростной памяти SRAM, которая используется в качестве кэш-памяти. Кэш-память работает на тактовых частотах, близких или даже равных тактовым частотам процессора, причем обычно именно эта память используется процессором при чтении и записи.

В переводе слово «cache» (кэш) означает «тайный склад», «тайник» («занач­ка»). Тайна этого склада заключается в его «прозрачности» — адресуемой облас­ти памяти для программы он не добавляет. Кэш является дополнительным быс­тродействующим хранилищем копий блоков информации из основной памяти, вероятность обращения к которым в ближайшее время велика. Кэш не может хранить копию всей основной памяти, поскольку его объем во много раз меньше объема основной памяти. Он хранит лишь ограниченное количество блоков дан­ных и каталог (cache directory) — список их текущего соответствия областям основной памяти. Кроме того, кэшироваться может и не вся оперативная па­мять, доступная процессору: во-первых, из-за технических ограничений может быть ограничен максимальный объем кэшируемой памяти; во-вторых, некото­рые области памяти могут быть объявлены некэшируемыми (настройкой регис­тров чипсета или процессора). Если установлено оперативной памяти больше, чем возможно кэшировать, обращение к некэшируемой области ОЗУ будет мед­ленным. Таким образом, увеличение объема ОЗУ, теоретически всегда благотвор­но влияющее на производительность, может снизить скорость работы опреде­ленных компонентов, попавших в некэшируемую память. В ОС Windows память распределяется, начиная с верхних адресов физической памяти, в результате чего в некэшируемую область может попасть ядро ОС.

При каждом обращении к памяти контроллер кэш-памяти по каталогу про­веряет, есть ли действительная копия затребованных данных в кэше. Если она там есть, то это случай кэш-попадания (cache hit) и данные берутся из кэш­памяти. Если действительной копии там нет, это случай кэш-промаха (cache miss), и данные берутся из основной памяти. В соответствии с алгоритмом кэ­ширования блок данных, считанный из основной памяти, при определенных условиях заместит один из блоков кэша. От интеллектуальности алгоритма за­мещения зависит процент попаданий и, следовательно, эффективность кэши­рования. Поиск блока в списке должен производиться достаточно быстро, что­бы «задумчивостью» в принятии решения не свести на нет выигрыш от приме­нения быстродействующей памяти. Обращение к основной памяти может на­чинаться одновременно с поиском в каталоге, а в случае попадания — преры­ваться (архитектура Look aside). Это экономит время, но лишние обращения к основной памяти ведут к увеличению энергопотребления. Другой вариант: об­ращение к основной памяти начинается только после фиксации промаха (ар­хитектура Look Through), при этом теряется, по крайней мере, один такт про­цессора, зато экономится энергия.

Кэш в современных компьютерах строится по двухуровневой, а иногда и трех­уровневой схеме.Первичный кэш, или L1 Cache (Level 1 Cache), — кэш 1 уровня, внутрен­ний (Internal, Integrated) кэш процессоров класса 486 и выше, а также не­которых моделей 386. Вторичный кэш, или L2 Cache (Level 2 Cache), — кэш 2 уровня. Для про­цессоров вплоть до Pentium (и аналогичных) это внешний (External) кэш, установленный на системной плате. В Р6 и более мощных процессорах вторичный кэш расположен в одном корпусе с процессором, и для таких процессоров дополнительный кэш на системную плату уже не устанавли­вается. Кэшем третьего уровня оказывается кэш, установленный на системной плате с сокетом 7, когда в него устанавливают процессор AMD K6-3, обла­дающий встроенным двухуровневым кэшем.Объем первичного кэша невелик (8-128 Кбайт); чтобы повысить его эффек­тивность, для данных и команд часто используется раздельный кэш (так называ­емая Гарвардская архитектура — противоположность Принстонской с общей па­мятью для команд и данных). В процессорах Pentium 4 первичный кэш устроен уже иначе.Кэш-контроллер должен обеспечивать когерентность (coherency) — согласо­ванность данных кэш-памяти обоих уровней с данными в основной памяти при том условии, что обращение к этим данным может производиться не только про­цессором, но и другими активными (bus-master) адаптерами, подключенными к шинам (PCI, VLB, ISA и т. д.). Следует также учесть, что процессоров может быть несколько, и у каждого может быть свой внутренний кэш .

                   Характеристика основных типов память

С точки зрения пользователя PC главная характеристика памяти - это скорость или, выражаясь другими словами, ее быстродействие. Казалось, что может быть проще, чем измерять быстродействие? Достаточно подсчитать количество информации, выдаваемой памятью в единицу времени и это будет ошибкой. Ведь, время доступа к памяти непостоянно и в зависимости от ряда обстоятельств варьируется в очень широких пределах. Наибольшая скорость достигается при последовательном чтении, а наименьшая - при чтении в разброс. Короче говоря, теоретическая пропускная способность памяти, заявленная производителями, совсем не то же самое, что и реальная производительность. Отбросив параллелизм (который все равно не ускоряет работу подавляющего большинства существующих на данный момент приложений) попробуем подсчитать максимально достижимую пропускную способность при обработке зависимых данных. Используем для этого следующую формулу: Сравнив полученные результаты с теоретической пропускной способностью (см. рис. 4.1), мы увидим, что, во-первых, расхождение между ними чрезвычайно велико и к тому же неуклонно увеличивается по мере совершенствования памяти. Во-вторых, при обработке зависимых данных эффективная производительность SDRAM и DDR-SDRAM практически неразличима, а Direct RDRAM и вовсе идет на уровне памяти начала девяностых. Причем, фактическая производительность всех типов памяти будет еще ниже, чем рассчитанная по формуле (1). Это объясняется тем, что, во-первых, современные процессоры обмениваются с памятью не отдельными ячейками, а блоками по 32 и ли 128 байт (в зависимости от длины кэш-линеек), вследствие чего издержки на хаотичный доступ чрезвычайно велики. Во-вторых, приведенная выше формула не учитывает ни латентности контроллера памяти, ни штрафа за асинхронность, ни времени регенерации памяти.

Вопросы для экзамена:

1. Что такое оперативная память?

2. Какие существуют виды модулей памяти?

3. Что такое чип оперативной памяти?

4.  Какова классификация памяти?

5. Какие основные характерестики оперативной памяти?

6.  Расскажите об истории развития оперативной памяти.

7. Какие существуют носители инфрмации?

8. Какого значение оперативной памяти?

9. Что такое кеш память?

10. Каковы оптимальные варианты оперативной памяти для пользователя?